Seat No.: _____ Enrolment No._____

GUJARAT TECHNOLOGICAL UNIVERSITY

DIPLOMA ENGINEERING – SEMESTER – VI• EXAMINATION – SUMMER 2016

Subject Code: 3361104 **Date: 16/05 /2016**

Subject Name: VLSI

Time: 10:30 AM to 01:00 PM **Total Marks: 70**

Instructions:

1. **Attempt all questions.**
2. **Make Suitable assumptions wherever necessary.**
3. **Figures to the right indicate full marks.**
4. **Use of programmable & Communication aids are strictly prohibited.**
5. **Use of only simple calculator is permitted in Mathematics.**
6. **English version is authentic.**

Q.1 Answer any seven out of ten. દશમાંથી કોઇપણ સાતના જવાબ આપો. **14**

1. List different operating region of MOS system under external bias.

૧. MOS સિસ્ટમના એક્સટર્નલ બાયસ નીચે જુદા જુદાં ઓપરેટીંગ રીઝીયન આપો.

2. Define pinch of point.

૨. પીંચ ઓફ પોઈન્ટ વ્યાખ્યાયિત કરો.

3. Draw symbol of N channel and P channel of MOSFET.

૩. N ચેનલ અને P ચેનલ MOSFETના સિમ્બોલ દોરો.

4. List VLSI design style.

૪. VLSI ડીઝાઈન સ્ટાઈલનું લીસ્ટ આપો.

5. What is C MOS inverter?

૫. C MOS ઇન્વર્ટેર એટલે શું?

6. Differentiate between enhancement type MOSFET and Depletion type MOSFET.

૬. એન્હાસ્મેન્ટ ટાઇપ MOSFET અને ડીપ્લેશન ટાઇપ MOSFET વચ્ચેનો તફાવત આપો.

7. Draw a circuit Enhancement load N MOS Inverter.

૭. એન્હાસ્મેન્ટ લોડ N MOS ઇન્વર્ટેર સરકિટ દોરો.

8. Define Entity in VHDL program.

૮. VHDL પ્રોગ્રામમાં એન્ટીટી વ્યાખ્યાયિત કરો.

9. Draw Energy band diagram of a p type silicon substrate.

૯. એન્જી બેન્ડ ડાયાગ્રામ P ટાઇપ સિલિકોન સબસ્ટ્રેટ દોરો.

10. Draw circuit diagram of two input depletion load NOR gate.

૧૦. બે ઈનપુટ ડીપ્લેશન લોડ NOR ગેટનો સરકિટ ડાયાગ્રામ દોરો.

Q.2 (a) Draw and explain Cascaded CMOS Inverter. **03**

પ્રશ્ન. ૨ (અ) કેસ્કાડેડ CMOS ઇન્વર્ટેર દોરો અને સમજાવો. **03**

OR

(a) Explain Circuit diagram and operation of CMOS Inverter. **03**

	(અ)	CMOS ઇન્વર્ટેરનો સરકિટ ડાયાગ્રામ અને ઓપરેશન સમજાવો.	૦૩
	(b)	Implement the logic function G = (*AD +BC+EF)' using* CMOS.	**03**
	(બ)	લોજીક ફંક્શન G = (*AD+BC+EF)'* CMOSની મદદથી અમલમાં મુકો.	૦૩
		OR	
	(b)	Implement the logic function G = (P*Q +R(S+T))' using* CMOS.	**03**
	(બ)	લોજીક ફંક્શન G = (P*Q +R(S+T))'* CMOSની મદદથી અમલમાં મુકો.	૦૩
	(c)	Implement the logic function G = (*AB + CD)' using* nMOS.	**04**
	(ક)	લોજીક ફંક્શન G = (*AB + CD)'* nMOSની મદદથી અમલમાં મુકો.	૦૪
		OR	
	(c)	Draw and Explain CMOS SR latch using NAND gate.	**04**
	(ક)	CMOS SR લેચ NAND ગેટની મદદથી દોરો અને સમજાવો.	૦૪
	(d)	Explain circuit diagram and VTC of NMOS inverter.	**04**
	(ડ)	NMOS ઇન્વર્ટેરનો સરકિટ ડાયાગ્રામ અને VTC સમજાવો.	૦૪
		OR	
	(d)	Explain operating mode and VTC of Resistive load inverter circuit.	**04**
	(ડ)	રેઝીઝટીવ લોડ ઇન્વર્ટેર સરકિટનો ઓપરેટીંગ મોડ અને VTC સમજાવો.	૦૪
Q.3	(a)	Write VHDL code to implement NAND gate.	**03**
પ્રશ્ન. 3	(અ)	NAND ગેટ અમલમાં મુકતો VHDL કોડ લખો.	૦૩
		OR	
	(a)	Write VHDL code to implement OR gate.	**03**
	(અ)	OR ગેટ અમલમાં મુકતો VHDL કોડ લખો.	૦૩
	(b)	Write VHDL code to implement AND gate.	**03**
	(બ)	AND ગેટ અમલમાં મુકતો VHDL કોડ લખો.	૦૩
		OR	
	(b)	Write VHDL code to implement Full adder.	**03**
	(બ)	Full adder અમલમાં મુકતો VHDL કોડ લખો.	૦૩
	(c)	Explain Data flow model with suitable example.	**04**
	(ક)	ડેટા ફ્લો મોડેલ યોગ્ય ઉદાહરણ સાથે સમજાવો.	૦૪
		OR	
	(c)	Explain Structural model with suitable example.	**04**
	(ક)	સ્ટકચર મોડેલ યોગ્ય ઉદાહરણ સાથે સમજાવો.	૦૪
	(d)	Write VHDL code to implement R S flip flop.	**04**
	(ડ)	R S ફ્લીપ ફ્લોપ અમલમાં મુકતો VHDL કોડ લખો.	૦૪
		OR	
	(d)	Write VHDL code to implement T flip flop.	**04**
	(ડ)	T ફ્લીપ ફ્લોપ અમલમાં મુકતો VHDL કોડ લખો.	૦૪
Q.4	(a)	Write VHDL code to implement 4 to 1 Multiplexer.	**03**
પ્રશ્ન. ૪	(અ)	૪ ટુ ૧ મલ્ટીપ્લેકસર અમલમાં મુકતો VHDL કોડ લખો.	૦૩
		OR	
	(a)	Write VHDL code to implement 2 to 4 decoder.	**03**
	(અ)	૨ ટુ ૪ ડીકોડર અમલમાં મુકતો VHDL કોડ લખો.	૦૩
	(b)	Write a short note on Gate array design.	**04**
	(બ)	ગેટ એરે ડીઝાઇન વિષે ટુકનોધ લખો.	૦૪

OR

	(b)	Explain MOS system under external bias in detail.	**04**
	(બ)	MOS સિસ્ટમના એક્સટર્નલ બાયસ નીચે વિગતવાર સમજાવો.	૦૪
	(c)	Explain VLSI design using Y chart in detail.	**07**
	(ક)	VLSI ડીઝાઇન Y ચાર્ટ વિગતવાર સમજાવો.	૦૭
Q.5	(a)	Draw and Explain OAI gate.	**04**
પ્રશ્ન. ૫	(અ)	OAI ગેટ દોરો અને સમજાવો.	૦૪
	(b)	Write VHDL code to implement Down counter.	**04**
	(બ)	ડાઉન કાઉન્ટર અમલમાં મુકતો VHDL કોડ લખો.	૦૪
	(c)	Draw and explain depletion load nMOS inverter.	**03**
	(ક)	ડીપ્લેશન લોડ nMOS ઇન્વર્ટેર દોરો અને સમજાવો.	૦૩
	(d)	Explain Clocked SR latch using NOR gate.	**03**
	(ડ)	ક્લોક SR latch NOR ગેટની મદદથી સમજાવો.	૦૩

****